PCB電路板設(shè)計(jì)之電磁干擾及抑制，電磁干擾是由電磁效應(yīng)而造成的干擾，由于PCB上的元器件及布線越來越密集，如果設(shè)計(jì)不當(dāng)就會(huì)產(chǎn)生電磁干擾。

　　為了抑制電磁干擾，可采取如下措施：

　　(1)合理布設(shè)導(dǎo)線

　　印制線應(yīng)遠(yuǎn)離干擾源且不能切割磁力線；避免平行走線，雙面板可以交叉通過，單面板可以通過“飛線”跨過；避免成環(huán)，防止產(chǎn)生環(huán)形天線效應(yīng)；時(shí)鐘信號(hào)布線應(yīng)與地線靠近，對(duì)于數(shù)據(jù)總線的布線應(yīng)在每?jī)筛g夾一根地線或緊挨著地址引線放置；為了抑制出現(xiàn)在印制導(dǎo)線終端的反射干擾，可在傳輸線的末端對(duì)地和電源端各加接一個(gè)相同阻值的匹配電阻。

　　(2)采用屏蔽措施

　　可設(shè)置大面積的屏蔽地線和專用屏蔽線以屏蔽弱信號(hào)不受干擾。

　　(3)去耦電容的配置

　　在直流供電電路中，負(fù)載的變化會(huì)引起電源噪聲并通過電源及配線對(duì)電路產(chǎn)生干擾。為抑制這種干擾，可在單元電路的供電端接一個(gè)10一lOOtaF的電解電容器；可在集成電路的供電端配置一個(gè)680pF-0．1uF的陶瓷電容器或4—10個(gè)芯片配置一個(gè)1～10心的電解電容器；對(duì)ROM、RAM等芯片應(yīng)在電源線(Vcc)和地線((GND)間直接接入去耦電容等。